<sub id="n0hly"></sub>
<sub id="n0hly"></sub>

      <small id="n0hly"><progress id="n0hly"></progress></small>
    1. <address id="n0hly"></address>
      1. 加急見(jiàn)刊

        基于FPGA內部高速緩存的質(zhì)譜數據傳輸系統設計

        陳飛華; 楊繼偉; 羅群英 聚光科技(杭州)股份有限公司; 浙江杭州310052; 杭州當虹科技股份有限公司; 浙江杭州310052

        摘要:四極桿質(zhì)譜儀與快速氣相色譜儀的聯(lián)用極大地提高了儀器的快速定性和定量能力.但是,與快速氣相色譜儀聯(lián)用的四極桿質(zhì)譜儀必須具備快速質(zhì)量掃描能力和很高的工作占空比,這對質(zhì)譜數據傳輸系統提出了很高的要求.為減少兩次質(zhì)譜掃描之間等待數據傳輸的死時(shí)間,提高四極質(zhì)譜儀的工作占空比,本文提出一種基于FPGA內部高速緩存的質(zhì)譜數據傳輸系統,實(shí)現外部SDRAM和以太網(wǎng)口之間的數據實(shí)時(shí)傳輸.在FPGA中設立了2個(gè)容量為1M的高速緩存,高速A/D采集得到的質(zhì)譜數據首先被存儲在內部RAM中,然后通過(guò)時(shí)序調度將數據分塊傳輸至高速緩存SDRAM中,進(jìn)一步輪流訪(fǎng)問(wèn)高速緩存并將數據通過(guò)以太網(wǎng)口傳輸至上位機.本文中的主控制器FPGA選用Altera公司的EP4CE30F23C7,外部SDRAM則采用ISSI公司的IS42S16160G,基于A(yíng)lteraSOPCBuilder設計了SDRAM和RAM控制、Avalon總線(xiàn)控制器和主從設備控制端口.仿真及實(shí)驗結果表明,本控制系統將四極桿質(zhì)譜的數據傳輸死時(shí)間由以前的100ms縮短到10ms,四極桿質(zhì)譜儀的工作占空比由50%提升至90%以上,同時(shí)大幅提升了四極桿質(zhì)譜的掃描速率.

        注: 保護知識產(chǎn)權,如需閱讀全文請聯(lián)系現代科學(xué)儀器雜志社

        亚欧成人中文字幕一区-日韩影音先锋AV乱伦小说-成人精品久久一区二区-成人美女视频在线观看
        <sub id="n0hly"></sub>
        <sub id="n0hly"></sub>

          <small id="n0hly"><progress id="n0hly"></progress></small>
        1. <address id="n0hly"></address>