<sub id="n0hly"></sub>
<sub id="n0hly"></sub>

      <small id="n0hly"><progress id="n0hly"></progress></small>

      3. <address id="n0hly"></address>
      3. 
	
        

		
		

	
        
				
			加急見(jiàn)刊
		
        
		

		
		
        
			
        
				
				
				
        
					
					
        
						
						
        FPGA軟件半實(shí)物仿真測試環(huán)境研究與框架設計
        
						
        高虎; 鄭軍; 封二強  中國航空綜合技術(shù)研究所質(zhì)量工程產(chǎn)品部; 北京100028; 國家質(zhì)量監督檢驗檢疫總局質(zhì)量基礎設施效能研究重點(diǎn)實(shí)驗室; 北京100028
        

					
        
					
        摘要：針對當前FPGA軟件測試工作中,仿真測試和實(shí)物測試存在的效率低、覆蓋率無(wú)法保障、充分性差等問(wèn)題,提出了一種新的測試環(huán)境框架用于FPGA軟件測試,采用真實(shí)的FPGA芯片運行被測FPGA軟件,同時(shí)構建執行器FPGA模擬被測FPGA的外部設備與接口環(huán)境,構建被測FPGA軟件的外設行為仿真模型,將原來(lái)僅用于仿真測試的Testbench測試腳本解析為測試數據,將仿真模型和測試數據移植到執行器FPGA中,從而實(shí)現了FPGA軟件的半實(shí)物仿真測試.最后基于該框架開(kāi)發(fā)了原型驗證系統,并在測試項目中取得了較好的效果.
        
					
        注: 保護知識產(chǎn)權,如需閱讀全文請聯(lián)系微電子學(xué)與計算機雜志社
        
				
        
				

			
        
		
        

		
		

	
        

	
	
	
	
	
	
	
	


亚欧成人中文字幕一区-日韩影音先锋AV乱伦小说-成人精品久久一区二区-成人美女视频在线观看

        <sub id="n0hly"></sub>
        <sub id="n0hly"></sub>
        

          <small id="n0hly"><progress id="n0hly"></progress></small>
          3. 

          <address id="n0hly"></address>
          3.